工程改變命令

工程改變命令（英語：Engineering change orders，縮寫ECO；或稱工程變更命令）用於改變元件、組件，或流程、工作指令文件，並也可用於改變規格。

ECO也被稱為「工程變更通知單」、工程變更通知（ECN），或簡單稱「工程變更」（EC）。

在典型的系統開發周期中，規範或實現可能在工程開發期間或系統元件的整合期間改變。這些在最後一分鐘的設計變更通常稱為工程改變命令（ECO），並影響已完全或部分完成設計的功能。ECO可以彌補在除錯期間發現的設計錯誤，或者對設計規範做出更改以補償其他方面的系統設計。

晶片設計

在晶片設計中，ECO是在經過自動化工具處理後直接將邏輯變更插入到網表（netlist）的過程。ECO通常在製作晶片掩膜之前完成，以避免和節省完全ASIC邏輯綜合、技術對映、布局、布線、布局提取和時序驗證的時間。EDA工具通常提供促成此種類型ECO的增量操作模式。

在掩膜製作後，ECO的使用可以節省成本。如果可通過僅修改幾個層（通常是金屬）來實現改變，則成本遠小於從頭重新構建設計的成本。這是因為從頭開始流程幾乎總是需要為所有層新造光罩，並且現代半導體器件製造工藝中每20個或更多的掩膜中每一個都相當昂貴。僅修改少量層實現的改變通常稱為金屬掩膜ECO或後掩膜ECO。設計師經常使用未使用的邏輯閘來製成一個設計，EDA工具也有專門的命令使這個過程更輕鬆。

ASIC設計中最常見的ECO是門級網表ECO（gate-level netlist ECO）。在此流程中，工程師手動編輯門級網表，而不是重新執行邏輯綜合。必須搜尋網表檔案以尋找受更改影響的邏輯，然後編輯該檔案以實現階層上下的更改，還需要跟蹤和驗證這些更改，以確保需要更改的內容都已更改。這是一個非常耗時且耗費資源的過程，很容易出錯。因此，在ECO後經常使用形式等效性檢查來確保修訂的實現符合修訂規範。

隨著半導體行業面臨的上市時間壓力和不斷上升的光罩成本，幾家電子設計自動化（EDA）公司開始將更多自動化引入到ECO實現過程中。最流行的布局和布線產品具有一定級別的內建ECO布線，以幫助實現物理級ECO。Cadence Design Systems近期宣布了一個名為conformal ECO designer的產品，它能自動建立功能性ECO，這通常是實現ECO中最繁瑣的過程。它採用形式等效性檢查和邏輯綜合技術來基於改變的RTL產生一個門級ECO網表。Synopsys在過去有一個名為ECO compiler的產品，但現在已不存在。Synopsys現在則有用於處理ECO的primetime-ECO。在最近的DAC-2012中，Tweaker-F1和Tweaker-T1也受到了關注。 DAC-2018, EASY-Logic Functional ECO 工具 EASYECO 。

產品設計

在產品開發中需要改變的原因有：

• 糾正在測試和建模時未發現或者直到使用時才發現的設計錯誤。
• 遵循客戶重新設計產品某部分的要求
• 因材料或製造方法變更。可能由於相關材料缺乏、供應商變更，或者彌補設計錯誤。

一個ECN必須至少包含以下資訊：

• 辨識哪些需要變更。這應包含組件的零件編號和名稱，以及對顯示組件或裝備體的圖紙的參照。
• 變更的原因。
• 變更的描述。這包括在更改前和更改後的組件繪圖。一般來說，這些繪圖僅包含受到變化影響的細節。
• 受變更影響的文件和部門的列表。進行一次更改的最重要部分是使所有相關小組都得到通知並更新文件。
• 變更的批准。與詳細圖紙和裝配圖紙一樣，變更必須由管理層批准。
• 說明何時引入該變化——立即（報廢當前庫存）、下一個生產周期，或者某個裡程碑。

外部連結

• Cadence Conformal ECO Designer - Automating ECO Generation for ASICs （頁面存檔備份，存於網際網路檔案館）
• The Human ECO Compiler （頁面存檔備份，存於網際網路檔案館）
• A free Word template with fields for this information is available associated with Ullman. （頁面存檔備份，存於網際網路檔案館）