动态随机存储器

动态随机存储器，又称动态RAM（dynamic random-access memory, DRAM，台湾作动态随机存取记忆体），是一种半导体存储器，通常被用作主存储器，用于存储运行中的程式和数据。在DRAM中，每个记忆单元由一个电容和一个电晶体组成，主要的作用原理是利用电容内储存电荷的多寡来代表一个二进制位元（bit）是1还是0。与大部分的随机存取记忆体（RAM）一样，存在DRAM中的资料会在电力切断以后很快消失，因此它属于一种挥发性记忆体（volatile memory）设备。

由于电晶体会有漏电流的现象，导致电容上所储存的电荷数量并不足以正确的判别数据，进而导致数据毁损。因此对于DRAM来说，周期性地充电是一个不可避免的条件。由于这种需要定时刷新的特性，因此被称为“动态”记忆体。相对来说，静态记忆体（SRAM）只要存入数据后，即使不刷新也不会遗失记忆。

DRAM与静态随机存取记忆体（Static random-access memory，SRAM）相比，具有更高的密度和较低的成本，因为其每一个位元的资料都只需一个电容跟一个电晶体来处理，而SRAM上一个位元通常需要六个电晶体。正因这缘故，DRAM拥有非常高的密度，单位体积的容量较高，成本也较低。但相反的，DRAM也有存取速度较慢，耗电量较大的缺点。为了进一步提高速度，人们开发了同步（synchronous）DRAM或SDRAM，操作与外部时钟同步，以实现高速运行。如今，DRAM一般都指SDRAM。

由于动态随机存取记忆体具有较高的密度和较低的成本，因此它被广泛应用于个人电脑、伺服器、智能手机和其他计算机系统中。但是，由于其刷新操作和其他诸多因素，动态随机存取记忆体的性能和可靠性有时会受到影响。因此，在设计和实现计算机系统时，需要考虑适当的记忆体架构和控制策略，以确保高效的运行和稳定性。

动态随机存取记忆体通常被组织成一系列的记忆体芯片，这些芯片可以通过总线或其他互连技术进行连接。每个记忆体芯片可以包含数百万到几十亿个记忆单元。由于DRAM存储器需要刷新操作，因此通常需要使用一些控制电路，例如记忆体控制器或记忆体介面控制器，以管理存储器操作，如读取、写入、刷新等。

工作原理

DRAM读操作举例，在简单的4x4矩阵上

DRAM通常以一个电容和一个电晶体为一个单元排成二维矩阵，左图所示是一个4×4的矩阵。基本的操作机制分为读(Read)和写(Write)，读的时候先让Bitline(BL)先充电到操作电压的一半，然后再把电晶体打开让BL和电容产生电荷共享的现象，若内部储存的值为1，则BL的电压会被电荷共享抬高到高于操作电压的一半，反之，若内部储存的值为0，则会把BL的电压拉低到低于操作电压的一半，得到了BL的电压后，再经过放大器来判别出内部的值为0和1。写的时候会把电晶体打开，若要写1时则把BL电压抬高到操作电压使电容上储存著操作电压，若要写0时则把BL降低到0伏特使电容内部没有电荷。

相关条目

• 记忆体
• 易失性存储器
• 静态随机存取记忆体
• 动态随机记忆体价格操纵
• SDRAM
  • DDR SDRAM
  • DDR2 SDRAM
  • DDR3 SDRAM
  • DDR4 SDRAM
  • DDR5 SDRAM